https://dreamsailor.tistory.com/m/23
[Verilog 문법] 검증의 기본 Assertion 살펴보기
제목을 검증의 기본 Assertion이라고 했지만, 설계에 있어서도 Assertion은 필수적인 요소일까? 인터페이스나 버스, 프로토콜이 중요한 IP에는 조기 검증에 큰 도움이 된다고 본다. 하지만 Assertion을
dreamsailor.tistory.com
http://videos.accellera.org/systemverilog2016/sv16hm597gr9/index.html
Tutorial: SVA Advanced Topics: SVAUnit and Assertions for Formal
Tutorial: SVA Advanced Topics: SVAUnit and Assertions for Formal Presented at DVCon U.S. 2016 on February 29, 2016 SystemVerilog Assertions (SVA) is one of the central pieces in functional verification for protocol checking or validation of specific functi
accellera.org
Doulos
Introduction Assertions are primarily used to validate the behaviour of a design. ("Is it working correctly?") They may also be used to provide functional coverage information for a design ("How good is the test?"). Assertions can be checked dynamically by
staging.doulos.com
Assertion 은 DUT가 정상적인 function 을 수행하는지 검증하기 위한 하나의 도구이다.
System verilog 언어와 약간 다른 Assertion 만의 특별한 문법이 있어 익숙하지 않을 수 있다. 주로 DUT 의 출력 포트에서 나오는 신호의 타이밍이 정상적으로 동작하는지 체크하기 위해 많이 쓰는 것으로 보인다.
사실상 동일한 검증 방법으로 Scoreboard 에서도 확인할 수 있지만, Scoreboard 에서는 데이터 비교를 주로 한다면 Assertion checker 는 타이밍 체크를 주로 하는 편이다.
'[4] UVM' 카테고리의 다른 글
| RAL (0) | 2025.02.16 |
|---|---|
| TLM port (0) | 2025.02.16 |
| UVM Testbench Structure (0) | 2023.10.29 |
| UVM base class & phase mechanism (0) | 2023.10.09 |
| UVM 이란 (0) | 2022.10.18 |