OPPRU LAB
-
소개
[1] RTL Design
[2] SystemVerilog
[3] Design Verification
[4] UVM
[5] DV Practice
[EDA Link 주소]
DuT & Specifications
TB Architecture
TB Setup
└ ⑴ tb_top module
└ ⑵ test class
└ ⑶ tb class
└ ⑷ env class
└ ⑸ virtual sequencer class
└ ⑹ transaction class
└ ⑺ agent class
└ ⑻ sequencer, driver, mon..
└ ⑼ scoreboard class
└ ⑽ uvm package
└ ⑾ test sequence class
Test Simulation
방명록
/
/
블로그 내 검색
UVM Testbench Structure
OPPRU
2023. 10. 29. 15:16
2023. 10. 29. 15:16
공유하기
URL 복사
카카오톡 공유
페이스북 공유
엑스 공유
게시글 관리
구독하기
OPPRU LAB
'
[4] UVM
' 카테고리의 다른 글
RAL
(0)
2025.02.16
TLM port
(0)
2025.02.16
UVM base class & phase mechanism
(0)
2023.10.09
Assertion
(0)
2022.10.18
UVM 이란
(0)
2022.10.18
Powered by
Tistory
, Designed by
wallel
Rss Feed
and
Twitter
,
Facebook
,
Youtube
,
Google+
티스토리툴바
닫기
단축키
내 블로그
내 블로그 - 관리자 홈 전환
Q
Q
새 글 쓰기
W
W
블로그 게시글
글 수정 (권한 있는 경우)
E
E
댓글 영역으로 이동
C
C
모든 영역
이 페이지의 URL 복사
S
S
맨 위로 이동
T
T
티스토리 홈 이동
H
H
단축키 안내
Shift
+
/
⇧
+
/
* 단축키는 한글/영문 대소문자로 이용 가능하며, 티스토리 기본 도메인에서만 동작합니다.
